1. Circuits for adding or subtracting bcd-coded or dual-coded operands

Circuits d'addition ou de soustraction d'operandes codes selon un code bcd ou dual

2. The first operand source address identifies a location of a first mask pattern in mask register space.

La première adresse source d'opérande identifie un emplacement d'un premier modèle de masque dans un espace de registre de masques.

3. The second operand source address identifies a location of a second mask pattern in the mask register space.

La deuxième adresse source d'opérande identifie un emplacement d'un deuxième modèle de masque dans l'espace de registre de masques.

4. The second important shift operation occurs after the addition or subtraction of the operand fractions has taken place.

La seconde opération importante de décalage a lieu après que l'addition ou la soustraction des fractions d'opérande se soit déroulée.

5. The reduction unit also allows the m input operands to be subtracted from the accumulator value by simply inverting the bits of the input operands and setting a carry into each of a plurality of reduction adders to one.

L'unité de réduction permet également de soustraire les m opérandes d'entrée de la valeur d'accumulateur par inversion simple des bits des opérandes d'entrée et réglage à un d'un report dans chaque additionneur de réduction d'une pluralité.

6. In a floating point addition or subtraction procedures, two shift operations of the operand fraction may be required.

Dans des procédures d'addition ou de soustraction à virgule flottante, deux opérations de décalage de la fraction d'opérande peuvent être nécessaires.

7. Embodiments of systems, apparatuses, and methods for performing in a computer processor absolute difference calculation in response to a single vector packed absolute difference instruction that includes a first and second source vector register operand, a destination vector register operand, and an opcode are described.

Des modes de réalisation de l'invention portent sur des systèmes, des appareils et des procédés pour effectuer, dans un processeur d'ordinateur, un calcul de différence absolue en réponse à une unique instruction de différence absolue condensée vectorielle qui comprend un opérande de premier et second registres vectoriels sources, un opérande de registre vectoriel de destination et un code opération.

8. The far data path handles effective addition operations, and effective subtraction operations for operands having an absolute exponent difference greater than one.

Le chemin de données éloigné traite des opérations d'addition effectives ainsi que des opérations de soustraction effectives pour des opérandes ayant une différence d'exposant absolue supérieure à 1.

9. Changes between mapping states are carried out in dependence of stack operands being added to or removed from the set of registers.

Des modifications entre états de mappage sont effectuées en fonction de l'ajout d'opérandes empilés à l'ensemble de registres, ou du retrait d'opérandes empilés de cet ensemble.

10. A circuit is disclosed which allows BCD-coded or dual-coded operands to be added or subtracted with a single dual-adder.

Un circuit permet d'additionner ou de soustraire avec un seul additionneur dual des opérandes codés selon un code décimal codé binaire (BCD) ou dual.

11. It is also called nand ("not and") or the alternative denial, since it says in effect that at least one of its operands is false.

Il est aussi appelé nand (« non et »), car il dit en effet qu'au moins l'un de ses opérandes est faux.

12. The mapping unit (1004) is configured to map operands used by the first set of instructions to the physical register file in a stock referenced manner.

L'unité de mise en concordance (1004) est configurée pour mettre en concordance les opérandes utilisés par le premier jeu d'instructions avec le fichier de registres physique, selon un procédé référencé par empilements.

13. • – – – form, e.g. arrangements for interpreting keyboard generated codes as alphanumeric codes, operand codes or instruction codes (coding in connection with keyboards or like devices in general H 03 M 11/00)

• – – – discrets, p.ex. dispositions pour interpréter des codes générés par le clavier comme codes alphanumériques, codes d’opérande ou codes d’instruction (codage en relation – – –

14. In addition, the mapping unit (1004) is configured to map operands used by the second set of instructions to the same physical register file in a non-stack reference manner.

En outre, ladite unité (1004) est configurée pour mettre en correspondance les opérandes utilisés par le deuxième jeu d'instructions avec le même fichier de registres physique selon un procédé non référencé par empilements.

15. Provided are a floating-point adder and methods for implementing a floating-point adder with operand shifting based on a predicted exponent difference when performing an effective subtraction on normal or subnormal numbers.

La présente invention se rapporte à un additionneur à virgule flottante et à des procédés permettant de mettre en œuvre un additionneur à virgule flottante avec un changement des opérandes sur la base d'une différence d'exposant prédite lors de l'exécution d'une soustraction effective sur des nombres normaux ou sous-normaux.

16. Store operations are permitted only if the access control field matches a program access key provided by any one of a Program Status Word or an operand of a program instruction being executed.

Des opérations de stockage ne sont autorisées que si le champ "contrôle d'accès" correspond à une clé d'accès au programme fournie soit par un mot d'état de programme soit par une opérande d'une instruction de programme en cours d'exécution.

17. C 3/023 . . . --- form, e.g. arrangements for interpreting keyboard generated codes as alphanumeric codes, operand codes or instruction codes (coding in connection with keyboards or like devices in general H 03 M 11/00)

C 3/023 . . . --- discrets, p.ex. dispositions pour interpréter des codes générés par le clavier comme codes alphanumériques, comme codes d'opérande ou comme codes d'instruction (codage en relation ---

18. • – – – form, e.g. arrangements for interpreting keyboard generated codes as alphanumeric codes, operand codes or instruction codes (coding in connection with keyboards or like devices in general H 03 M 11/00) <Add 1 dot>

• – – – discrets, p.ex. dispositions pour interpréter des codes générés par le clavier comme codes alphanumériques, comme codes d’opérande ou comme codes d’instruction (codage en relation – – – &lt;Ajouter 1 point&gt;

19. In order to handle a variable of the lowest value bit, a device (224) is provided for determining in which adder block (206) of said adder blocks a lowest value bit of an operand to be subtracted is located.

Pour le traitement d'un bit variable d'ordre le plus inférieur, un dispositif (224) permet de déterminer dans quel bloc (206) d'additionneurs des blocs d'additionneurs se trouve un bit d'ordre le plus inférieur d'un opérande à soustraire.

20. If the integrated circuit is a silicon-based “microcomputer microcircuit” or microcontroller microcircuit described in 3A001.a.3. having an operand (data) word length of 8 bit or less, the control status of the integrated circuit is determined in 3A001.a.3.

Si le circuit intégré est un “microcircuit microprocesseur” ou un “microcircuit microcontrôleur” à base de silicium décrit à l'alinéa 3A001.a.3. ayant une longueur de mot d'opérande (données) inférieure ou égale à 8 bits, son statut est déterminé à l'alinéa 3A001.a.3.

21. If the integrated circuit is a silicon-based "microcomputer microcircuit" or microcontroller microcircuit described in 3A001.a.3. having an operand (data) word length of 8 bit or less, the control status of the integrated circuit is determined in 3A001.a.3.

Si le circuit intégré est un "microcircuit microprocesseur" ou un "microcircuit microcontrôleur" à base de silicium décrit à l'alinéa 3A001.a.3. ayant une longueur de mot d'opérande (données) inférieure ou égale à 8 bits, son statut est déterminé à l'alinéa 3A001.a.3.

22. If the integrated circuit is a silicon-based «microcomputer microcircuit» or microcontroller microcircuit described in 3A001.a.3. having an operand (data) word length of 8 bit or less, the control status of the integrated circuit is determined in 3A001.a.3.

Si le circuit intégré est un «microcircuit microprocesseur» ou un «microcircuit microcontrôleur» à base de silicium décrit à l'alinéa 3A001.a.3. ayant une longueur de mot d'opérande (données) inférieure ou égale à 8 bits, son statut est déterminé à l'alinéa 3A001.a.3.

23. If the integrated circuit is a silicon-based ‘microcomputer microcircuit’ or microcontroller microcircuit described in 3A001.a.3. having an operand (data) word length of 8 bit or less, the control status of the integrated circuit is determined in 3A001.a.3.

Si le circuit intégré est un «microcircuit microprocesseur» ou un «microcircuit microcontrôleur» à base de silicium décrit à l'alinéa 3A001.a.3. ayant une longueur de mot d'opérande (données) inférieure ou égale à 8 bits, son statut est déterminé à l'alinéa 3A001.a.3.

24. If the integrated circuit is a silicon-based 'microcomputer microcircuits` or microcontroller microcircuit described in 3A001.a.3 having an operand (data) word length of 8 bit or less, the control status of the integrated circuit is determined in 3A001.a.3.

Si le circuit intégré est un «microcircuit microprocesseur» ou un microcircuit microcontrôleur à base de silicium décrit à l'alinéa 3A001.a.3 ayant une longueur de mot d'opérande (données) inférieure ou égale à 8 bits, son statut est déterminé à l'alinéa 3A001.a.3.